PCB設(shè)計(jì)板的繪制經(jīng)驗(yàn)總結(jié)

 （1）：畫原理圖的時(shí)候管腳的標(biāo)注一定要用網(wǎng)絡(luò) NET不要用文本TEXT否則導(dǎo)PCB設(shè)計(jì)的時(shí)候會(huì)出問題
（2）：畫完原理圖的時(shí)候一定要讓所有的元件都有封裝，否則導(dǎo)PCB的時(shí)候會(huì)找不到元件
有的元件在庫(kù)里找不到是要自己畫的，其實(shí)實(shí)際中還是自己畫好，后有一個(gè)自己的庫(kù)，那才叫方便呢。畫的過程是啟動(dòng)FILE/NEW——》選擇SCH LIB——》這就進(jìn)入了零件編輯庫(kù)——》畫完后在該元件上又鍵TOOLS—RENAME COMPONENT可重命名元件。
元件封裝的畫發(fā)跟這個(gè)也一樣，但是選擇的是PCB LIB，元件的邊框是在是在TOPOverlay層，為黃色。
（3）：畫完后要給元件按順序重命名，選擇TOOLS工具————》ANNOTATE注釋然后選擇順序
（4）：在轉(zhuǎn)化成PCB前，要生成報(bào)表，主要是網(wǎng)絡(luò)表 選擇DESIGN設(shè)計(jì)————》Creat Netlist創(chuàng)建網(wǎng)絡(luò)表
（5）：還有就是要檢查電器規(guī)則：選擇TOOLS――.>ERC
（6）： 然后就可以生成PCB了生成的過程若有錯(cuò)誤一定把原理圖修改正確了再生成PCB
（7）：PCB首先一定要步好局，應(yīng)讓線走的越短越好，過孔越少越好。
（8）：畫線之前先設(shè)計(jì)規(guī)則：TOOLS―――Design Rules,    Routing中的Clearance Constrain的GAP設(shè)計(jì)時(shí)可選10也可選12，ROUTING VIA STYLE中設(shè)置過孔，漢盤的大外直徑小外直徑，大內(nèi)直徑，小內(nèi)直徑的大小。Width Constraint 設(shè)置的是線的寬度，大小
（9）：畫線的寬度一般普通的就12MIL，外圍一圈電源和地線就120或100，片子的電源和地就50或40或30，晶鎮(zhèn)線要粗，要放在單片機(jī)旁，公用線要粗，長(zhǎng)距離線要粗，線不能拐直角要45度，電源和地還有其他的標(biāo)志一定要在TOPLAY中標(biāo)明，方便調(diào)試連線。
若發(fā)現(xiàn)圖不正確，一定要先改原理圖，再用原理圖更PCB.
（10）：VIEW選項(xiàng)里下邊的選項(xiàng)可以選英制還是毫米。
（11）：為了提高板子的抗干擾性，好后敷銅，選擇敷銅圖標(biāo)，出現(xiàn) 對(duì)話框，該圖中Net Option選擇連接的網(wǎng)絡(luò)，，其下的兩個(gè)選項(xiàng)要選上，HATCHING STYLE，選擇敷銅的形式，這個(gè)隨便。GRID SIZE是敷銅格點(diǎn)間距，TRACK WIDTH設(shè)置線寬與我們畫PCB的線寬要一致，LOCKPrimitives比選，其他的兩項(xiàng)按圖上做就可。