高速PCB設(shè)計(jì)信號(hào)完整性中串?dāng)_的討論

　　

　　當(dāng)前，日漸精細(xì)的半導(dǎo)體工藝使得晶體管尺寸越來(lái)越小，因而器件的信號(hào)跳變沿也就越來(lái)越快，從而導(dǎo)致高速數(shù)字電路系統(tǒng)設(shè)計(jì)領(lǐng)域信號(hào)完整性問(wèn)題以及電磁兼容性方面的問(wèn)題日趨嚴(yán)重。信號(hào)完整性問(wèn)題主要包括傳輸線(xiàn)效應(yīng)，如反射、時(shí)延、振鈴、信號(hào)的過(guò)沖與下沖以及信號(hào)之間的串?dāng)_等，其中信號(hào)串?dāng)_為復(fù)雜，涉及因素多、計(jì)算復(fù)雜而難以控制。所以今天的電子產(chǎn)品設(shè)計(jì)迫切需要區(qū)別于傳統(tǒng)設(shè)計(jì)環(huán)境、設(shè)計(jì)流程和設(shè)計(jì)方法的全新思路、流程、方法和技術(shù)。

　　

　　EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級(jí)系統(tǒng)的設(shè)計(jì)分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設(shè)計(jì)分析的方方面面：靜態(tài)時(shí)序分析、信號(hào)完整性分析、EMI/EMC設(shè)計(jì)、地彈反射分析、功率分析以及高速布線(xiàn)器。同時(shí)還包括信號(hào)完整性驗(yàn)證和Sign-Off，設(shè)計(jì)空間探測(cè)、互聯(lián)規(guī)劃、電氣規(guī)則約束的互聯(lián)綜合，以及專(zhuān)家系統(tǒng)等技術(shù)方法的提出也為高效率更好地解決信號(hào)完整性問(wèn)題提供了可能。

　　

　　串?dāng)_控制的信號(hào)完整性設(shè)計(jì)

　　

　　高速PCB設(shè)計(jì)規(guī)則通常分兩種：物理規(guī)則和電氣規(guī)則。所謂物理規(guī)則是指設(shè)計(jì)工程師指定基于物理尺寸的某些設(shè)計(jì)規(guī)則，比如線(xiàn)寬為4Mil，線(xiàn)與線(xiàn)之間的間距為4Mil，平行走線(xiàn)長(zhǎng)度為4Mil等。而電氣規(guī)則是指有關(guān)電特性或者電性能方面的設(shè)計(jì)規(guī)則，如布線(xiàn)延時(shí)控制在1ns到2ns之間，某一個(gè)PCB線(xiàn)上的串?dāng)_總量小于70mV等等。

　　

　　定義清楚了物理規(guī)則和電氣規(guī)則就可以進(jìn)一步探討高速布線(xiàn)器。目前市場(chǎng)上基于物理規(guī)則(物理規(guī)則驅(qū)動(dòng))的高速布線(xiàn)器有AutoActive RE布線(xiàn)器、CCT布線(xiàn)器、BlazeRouter布線(xiàn)器和Router Editor布線(xiàn)器，實(shí)際上這些布線(xiàn)器都是物理規(guī)則驅(qū)動(dòng)的自動(dòng)布線(xiàn)器，也就是說(shuō)這些布線(xiàn)器只能夠自動(dòng)滿(mǎn)足設(shè)計(jì)工程師指定的物理尺寸方面的要求，而并不能夠直接受高速電氣規(guī)則所驅(qū)動(dòng)。

　　

　　電氣規(guī)則直接驅(qū)動(dòng)的高速布線(xiàn)器對(duì)于確保高速設(shè)計(jì)信號(hào)完整性來(lái)說(shuō)非常重要，設(shè)計(jì)工程師總是先得到電氣規(guī)則而且設(shè)計(jì)規(guī)范也是電氣規(guī)則，換句話(huà)說(shuō)我們的設(shè)計(jì)終必須滿(mǎn)足的是電氣規(guī)則而不是物理規(guī)則，終的物理設(shè)計(jì)實(shí)現(xiàn)滿(mǎn)足設(shè)計(jì)的電氣規(guī)則要求才是本質(zhì)的。物理規(guī)則僅僅是元器件廠(chǎng)商或者是設(shè)計(jì)工程師自己對(duì)電氣規(guī)則作的一種轉(zhuǎn)換，我們總是期望這種轉(zhuǎn)換是對(duì)等的，是一一對(duì)應(yīng)的。而實(shí)際情況并非如此。

　　

　　以采用LVDS芯片來(lái)完成高速率(高達(dá)777.76Mbps)、長(zhǎng)距離(長(zhǎng)達(dá)100M)的數(shù)據(jù)傳輸為例，由于LVDS技術(shù)的信號(hào)擺幅是350mV，那么通常的設(shè)計(jì)規(guī)范總是要求信號(hào)線(xiàn)上總的串?dāng)_值應(yīng)該小于等于信號(hào)擺幅的20%，也就是串?dāng)_的總量大為350mV×20%=70mV，這就是電氣規(guī)則，其中20%的百分比取決于LVDS的噪聲容限。

　　

　　對(duì)于IS_Synthesizer來(lái)說(shuō)，設(shè)計(jì)工程師只要指定該LVDS信號(hào)線(xiàn)上的串?dāng)_值大小，布線(xiàn)時(shí)就能夠自動(dòng)調(diào)整和細(xì)化來(lái)確保滿(mǎn)足電性能方面的要求，在布線(xiàn)過(guò)程中會(huì)自動(dòng)考慮周?chē)行盘?hào)線(xiàn)對(duì)該LVDS信號(hào)的影響。而對(duì)基于物理規(guī)則驅(qū)動(dòng)的布線(xiàn)器來(lái)說(shuō)，首先需要進(jìn)行一些假想的分析和考慮，設(shè)計(jì)工程師總是認(rèn)為信號(hào)之間的串?dāng)_僅僅取決于平行信號(hào)之間并行走線(xiàn)的長(zhǎng)度，所以可以在高速電路設(shè)計(jì)的前端環(huán)境中做一些假想的分析，比如可以假定并行走線(xiàn)的長(zhǎng)度是2.5mil，然后分析它們之間的串?dāng)_，這個(gè)值可能并不是70mV，但是可以根據(jù)得到的結(jié)論來(lái)進(jìn)一步調(diào)整并行走線(xiàn)的長(zhǎng)度，假如恰好當(dāng)并行走線(xiàn)的長(zhǎng)度是某一個(gè)確定的值如7mil時(shí)信號(hào)之間的串?dāng)_值基本上就是70mV，那么設(shè)計(jì)工程師就認(rèn)為只要保證差分線(xiàn)對(duì)并行走線(xiàn)的長(zhǎng)度控制在7mil范圍以?xún)?nèi)就能夠滿(mǎn)足這樣的電氣特性要求(信號(hào)串?dāng)_值控制在70mV以?xún)?nèi))，于是在實(shí)際的物理PCB布局布線(xiàn)時(shí)設(shè)計(jì)工程師就得到了這樣一個(gè)高速PCB設(shè)計(jì)的物理規(guī)則，常規(guī)的高速布線(xiàn)器都可以確保滿(mǎn)足這種物理尺寸方面的要求。