上海 江蘇 浙江 安徽 PCB培訓(xùn) 郵箱登陸 聯(lián)系我們
緯亞聯(lián)系電話(huà):0512-57933566
高速PCB設(shè)計(jì)串?dāng)_分析服務(wù)

聯(lián)系我們

昆山緯亞PCB生產(chǎn)基地聯(lián)系方式
昆山緯亞智能科技有限公司

公司地址:昆山市周市鎮(zhèn)宋家港路259號(hào)
公司電話(huà)Tel:0512-50139595
電子郵件Email: steven@pcbvia.com

首頁(yè)  技術(shù)支持  資料中心高速PCB設(shè)計(jì)串?dāng)_分析

高速PCB設(shè)計(jì)串?dāng)_分析

發(fā)布時(shí)間:2016-07-07 08:20:32 分類(lèi):資料中心

 串?dāng)_是指當(dāng)信號(hào)在傳輸線(xiàn)上傳播時(shí),相鄰信號(hào)之間由于電磁場(chǎng)的相互耦合而產(chǎn)生的不期望的噪聲電壓信號(hào),即能量由一條線(xiàn)耦合到另一條線(xiàn)上。隨著電子產(chǎn)品功能的日益復(fù)雜和性能的提高,印刷電路板的密度和其相關(guān)器件的頻率都不斷攀升,保持并提高系統(tǒng)的速度與性能成為設(shè)計(jì)者面前的一個(gè)重要課題。信號(hào)頻率變高,邊沿變陡,PCB尺寸變小,布線(xiàn)密度加大等都使得串?dāng)_在高速PCB設(shè)計(jì)中的影響顯著增加。串?dāng)_問(wèn)題是客觀存在的,但超過(guò)一定的界限可能引起電路的誤觸發(fā),導(dǎo)致系統(tǒng)無(wú)法正常工作。設(shè)計(jì)者必須了解串?dāng)_產(chǎn)生的原理,并且在設(shè)計(jì)中應(yīng)用恰當(dāng)?shù)姆椒?,使串?dāng)_產(chǎn)生的負(fù)面影響小化。

  
  高速PCB設(shè)計(jì)中的串繞既可以是由互電感產(chǎn)生的磁場(chǎng)耦合引起的,也可以是由互電容產(chǎn)生的電場(chǎng)耦合引起的。圖1是兩種耦合傳輸線(xiàn)串?dāng)_的模型,其中近端串?dāng)_是指在被干擾線(xiàn)上靠近干擾線(xiàn)驅(qū)動(dòng)器的串?dāng)_,遠(yuǎn)端串?dāng)_是指被干擾線(xiàn)上靠近干擾線(xiàn)接收端的串?dāng)_。
  
  磁場(chǎng)(感性)和電場(chǎng)(容性)串?dāng)_模型圖
  
  感性耦合是由于干擾源上的電流變化產(chǎn)生的磁場(chǎng)在被干擾對(duì)象上引起感應(yīng)電壓從而導(dǎo)致的干擾。圖1中線(xiàn)路ab上傳輸信號(hào)的磁場(chǎng)在線(xiàn)路cd上感應(yīng)出電壓,可以把干擾線(xiàn)看作變壓器的一次側(cè),把被干擾線(xiàn)看作變壓器的二次側(cè),被干擾線(xiàn)產(chǎn)生的電流在近端負(fù)載電阻和遠(yuǎn)端負(fù)載電阻中流動(dòng)。由互感耦合引起的各點(diǎn)波形如圖2(a)所示,圖2中Tp為傳輸線(xiàn)的延遲時(shí)間,Tr為驅(qū)動(dòng)信號(hào)的上升時(shí)間。由圖2(a)可知遠(yuǎn)端耦合產(chǎn)生一個(gè)負(fù)脈沖,其脈沖寬度為T(mén)r,近端耦合存2TP時(shí)間展開(kāi),其幅度不變,但它們耦合串?dāng)_的總面積相等。串?dāng)_耦合總面積大小與LM(dIs/dt)、耦合長(zhǎng)度成正比。
  
  容性耦合是由于干擾源上的電壓變化在被干擾對(duì)象上引起感應(yīng)電流從而導(dǎo)致的干擾。由互容耦合引起的各點(diǎn)波形如圖2(b)所示,與互感耦合不同的地方是遠(yuǎn)端耦合為正脈沖。其耦合串?dāng)_面積大小與CM[(dv/dt)、耦合長(zhǎng)度成正比。
  
  感性與容性共同耦合的串?dāng)_,實(shí)質(zhì)是兩種耦合串?dāng)_疊加的結(jié)果。由圖2可知,電感耦合和電容耦合串?dāng)_都試圖在近端d加強(qiáng)它們的效果(它們?cè)赿點(diǎn)的極性相同),而在遠(yuǎn)端c試圖抵消彼此的效果(它們?cè)赾點(diǎn)的極性相反)。近端串?dāng)_脈沖的幅度大小是常數(shù),而脈沖寬度由耦合區(qū)域表示的傳播時(shí)間Tp的2倍。遠(yuǎn)端脈沖的寬度大約為干擾線(xiàn)上脈沖的上升時(shí)間Tr,幅度大小隨著耦合長(zhǎng)度的增大而加大。正常條件下,在一個(gè)完整平面上,感性和容性的串?dāng)_電壓大小基本相等,在PCB線(xiàn)路中帶狀線(xiàn)電路具有很好的感性和容性耦合平衡性,其遠(yuǎn)端串?dāng)_??;對(duì)于微帶線(xiàn)路,與串?dāng)_相關(guān)的電場(chǎng)大部分穿過(guò)空氣,而不是其他的絕緣材料,因此容性串?dāng)_比感性串小,導(dǎo)致其遠(yuǎn)端耦合是一個(gè)負(fù)數(shù)。如果串?dāng)_是主要面對(duì)的問(wèn)題,那么就把所有的敏感走線(xiàn)都布置成帶狀線(xiàn)。
  
  互感和互容耦合串?dāng)_波形圖
  
  串?dāng)_對(duì)系統(tǒng)的影響一般都是負(fù)面的,在高密度復(fù)雜PCB設(shè)計(jì)中不可能完全避免串?dāng)_。為減少串?dāng)_,基本的就是讓干擾源網(wǎng)絡(luò)與被干擾網(wǎng)絡(luò)之間的耦合越小越好。我們?cè)谙到y(tǒng)設(shè)計(jì)中就應(yīng)該在考慮不影響系統(tǒng)其它性能的情況下,選擇適當(dāng)?shù)姆椒▉?lái)力求串?dāng)_的小化。結(jié)合上面的分析,解決串?dāng)_問(wèn)題主要從以下幾個(gè)方面考慮:
  
  在布線(xiàn)條件允許的條件下,盡可能拉大傳輸線(xiàn)間的距離;或者盡可能地減少相鄰傳輸線(xiàn)間的平行長(zhǎng)度(累積平行長(zhǎng)度),好是在不同層間走線(xiàn);
  
  在確保信號(hào)時(shí)序的情況下,盡可能選擇轉(zhuǎn)換速度低的器件,使電場(chǎng)與磁場(chǎng)的變化速率變慢,從而降低串?dāng)_;
  
  相鄰兩層的信號(hào)層(無(wú)平面層隔離)走線(xiàn)方向應(yīng)該垂直,盡量避免平行走線(xiàn)以減少層間的串?dāng)_;
設(shè)計(jì)層疊時(shí),在滿(mǎn)足特征阻抗的條件下,應(yīng)使布線(xiàn)層與參考平面(電源或地平面)間的介質(zhì)層盡可能薄,因而加大了傳輸線(xiàn)與參考平面間的耦合度,減少相鄰傳輸線(xiàn)的耦合;
  
  由于表層只有一個(gè)參考平面,表層布線(xiàn)的電場(chǎng)耦合比中間層的要強(qiáng),因而對(duì)串?dāng)_較敏感的信號(hào)線(xiàn)盡量布在內(nèi)層;
  
  通過(guò)端接,使傳輸線(xiàn)的遠(yuǎn)端和近端終端阻抗與傳輸線(xiàn)匹配,可大大減小串?dāng)_的幅度。
  
  串?dāng)_在高速PCB線(xiàn)路設(shè)計(jì)中是一個(gè)不可忽視的問(wèn)題,正越來(lái)越受到關(guān)注。基于數(shù)字系統(tǒng)設(shè)計(jì)已經(jīng)進(jìn)入了一個(gè)新的階段,許多過(guò)去處于次要地位的高速設(shè)計(jì)問(wèn)題,現(xiàn)在已經(jīng)對(duì)于系統(tǒng)性能具有關(guān)鍵的影響。包括串?dāng)_在內(nèi)的信號(hào)完整性問(wèn)題帶來(lái)了設(shè)計(jì)觀念、設(shè)計(jì)流程及設(shè)計(jì)方法的變革。面對(duì)新的挑戰(zhàn),對(duì)于串?dāng)_噪聲而言,關(guān)鍵的就是找出那些對(duì)系統(tǒng)正常運(yùn)行真正有影響的網(wǎng)絡(luò),而不是盲目的對(duì)所有網(wǎng)絡(luò)進(jìn)行串?dāng)_噪聲的抑制,這也是和有限的布線(xiàn)資源相矛盾的。
來(lái)源:高速PCB設(shè)計(jì)串?dāng)_分析

瀏覽"高速PCB設(shè)計(jì)串?dāng)_分析"的人還關(guān)注了

版權(quán)所有:昆山緯亞電子科技有限公司      技術(shù)支持:李麟